

(54) DISPLAY UNIT AND DISPLAY DEVICE

(11) 4-328790 (A)

(43) 17.11.1992 (19) JP


(21) Appl. No. 3-99232 (22) 30.4.1991

(71) TOSHIBA LIGHTING & TECHNOL CORP (72) MIKIHITO SEKIGUCHI

(51) Int. Cl. G09F9/40

PURPOSE: To provide the display unit and display device which enable high-density mounting to be conducted.

CONSTITUTION: Four display elements are arrayed in a lattice shape of two longitudinal arrays and two lateral arrays and stored between holding parts 14 and 15 of a fitting body 11, and a power source cord 4 and a connector 5 are led out of the opening 13 of a base end 12. Abutting ends 18, 18 atop the holding parts 14, 15 of the display unit 31 are made to abut between linear projections 22, 22 on the back surface of a mount body 21. The display elements 1 put in the fitting body 11 are pushed forward out of the opening 13 of the base end surface 12 at the same time or one by one to bring the display surface of all the display elements 1 into surface contact with the back surface of the mount body 21. The display elements 1 are positioned between the projection parts 16 and 16 of the holding parts 14 and 15 to push and spread the projection parts 16, 16 out, the abutting edges 18, 18 are pressed against and engaged with the groove part 23 of the linear projections 22, and the display unit 31 is fixed to the mount body 23.



(54) ACTIVE EL MATRIX AND ITS DRIVING METHOD

(11) 4-328791 (A)

(43) 17.11.1992 (19) JP


(21) Appl. No. 3-124541 (22) 30.4.1991

(71) FUJI XEROX CO LTD (72) YOSHIHIDE SATO

(51) Int. Cl. G09G3/30, H05B33/08

PURPOSE: To increase the driving speed of an EL matrix by driving the respective LE elements of the active thin film EL matrix for light emission and attenuating the emitted light after the stop of the driving within one scanning period.

CONSTITUTION: When a time T_d is elapsed after a latch signal is supplied, a driving stop signal is supplied to all one-bit circuits. In this case, a time $(T_m + T_d)$ is shorter than a scanning time T_s . Even an EL element which receives a driving signal for light emission is therefore stopped from emitting light within the scanning period. Then the driving is stopped for a time T_r up to the start of a next scan and a capacitor is charged. In general, data are written in a short time, so those three kinds of operation are properly synchronized to perform all of the writing of the light emission data, light emission driving, and its stop within the same scanning period.



(54) METHOD FOR DRIVING THIN FILM EL LIGHT EMISSION

(11) 4-328792 (A)

(43) 17.11.1992 (19) JP


(21) Appl. No. 3-124542 (22) 30.4.1991

(71) FUJI XEROX CO LTD (72) YOSHIHIDE SATO

(51) Int. Cl. G09G3/30, H05B33/08

PURPOSE: To evade excessive stress upon an EL element switching element due to the asynchronism between the driving voltage of an EL element and the EL element switching element and to prevent a light emission device from deteriorating by properly synchronizing a signal which determines whether the EL element emits light or not and the EL element driving voltage.

CONSTITUTION: Each EL element is applied with the driving voltage, but when the EL element is OFF, its drain voltage is set below the ON-time rated maximum voltage. For the purpose, when a data signal is written in the EL element, the driving voltage V_a is set to 0V. A common power source is used to drive the EL element, so when the device is controlled with a serial data signal, the driving voltage V_a is applied for the period T_m from the end of the period of writing to one block to the start of writing to a next block, so that only the EL element set in an ON state illuminates. The driving voltage V_a is reset to 0V again after the period T_m and the writing to a 2nd block and the application of the driving voltage are repeated.



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平4-328791

(43) 公開日 平成4年(1992)11月17日

(51) Int.Cl.⁵

G 0 9 G 3/30

H 0 5 B 33/08

識別記号

Z 9176-5G

8815-3K

庁内整理番号

F 1

技術表示箇所

審査請求 未請求 請求項の数3(全7頁)

(21) 出願番号 特願平3-124541

(22) 出願日 平成3年(1991)4月30日

(71) 出願人 000005496

富士ゼロックス株式会社

東京都港区赤坂三丁目3番5号

(72) 発明者 佐藤 嘉秀

神奈川県海老名市本郷2274番地 富士ゼロ

ックス株式会社海老名事業所内

(74) 代理人 弁理士 松村 博之 (外1名)


(54) 【発明の名称】 アクティブELマトリックスおよびその駆動方法

(57) 【要約】

【目的】 高速度で駆動できるアクティブ薄膜ELマトリックスおよびその駆動方法を提供する。

【構成】 EL素子を駆動する電源とEL素子の発光/非発光を制御する制御信号とを同期させることにより、EL素子発光のための一走査期間内に発光データの書き込み、発光駆動、および発光駆動の停止まですべてを行なう。

【効果】 従来になく高速度でアクティブ薄膜ELマトリックスを駆動できるほか、マトリックス全体の輝度を一様化することができる。



【特許請求の範囲】

【請求項1】 レジスタで導通／不導通にされるスイッチング素子と駆動電源とに直列接続されたEL素子を含んだ1ビットEL回路を各マトリックス点とするアクティブELマトリックスにおいて、該レジスタが該EL素子の駆動／非駆動を表わすデータを保持する第一のデータ保持部と、信号制御装置から該データを表わすデータ信号を受けたとき該データを該第一データ保持部に書き込むデータ書き込み部と、信号制御装置からラッチ信号を受けるまで該データを該第一信号保持部にとどめておくラッチ部と、該ラッチ部と該ELスイッチング素子に接続された第二のデータ保持部とを有し、次のデータ信号の書き込みが行なわれるまで、該データ保持部に保持された該データに基づいて前記スイッチング素子を導通又は不導通に保持することを特徴とするアクティブELマトリックス。

【請求項2】 レジスタで導通／不導通にされるスイッチング素子と駆動電源とに直列接続されたEL素子を含んだ1ビットEL回路を各マトリックス点とするアクティブELマトリックスにおいて、該レジスタが該EL素子の駆動／非駆動を表わすデータを保持するデータ保持部と、信号制御装置から該データを表わすデータ信号を受けたとき該データを該データ保持部に書き込むデータ信号書き込み部と、信号制御装置からリセット信号を受けたとき該スイッチング素子をオフにすべく該データ保持部のリセットを行なうリセット部とを有し、該データ保持部に保持された該データに基づいて前記スイッチング素子を導通又は不導通に保持することを特徴とするアクティブELマトリックス。

【請求項3】 レジスタで導通／不導通にされるスイッチング素子と駆動電源とに直列接続されたEL素子を含んだ1ビットEL回路を各マトリックス点とするアクティブ

ge Emitter Array for Optical Imaging Bar Applications", Z. K. KUM, et al

.. Proceedings of the SID, Vol. 28, Jan. 1987, pp. 81-85)

【0003】 多数のアクティブ型EL発光回路を要素とする電氣的マトリックスであるアクティブ型ELマトリックスは従来、図1に示すように交流電源で駆動されるEL素子を含む1ビット基本回路（以下、1ビットEL回路又は1ビット回路という）の集合からなる。これら1ビット回路は薄膜トランジスタ（以下、TFTという）等のスイッチング素子 Q_0 により開閉される。スイッチング素子 Q_0 はそのゲートに接続されたデータ保持用コンデンサ C_s と、別のTFTスイッチング素子 Q_w とにより制御されている。各1ビット回路に送られたデータ信号DATAをTFTスイッチング素子 Q_w のオン／オフによりデータ保持用コンデンサ C_s に書き込む。スイッチング素子 Q_w のオン／オフは信号制御装置からのストロブ信号STROBEで行なわれる。データ信号が当

* プELマトリックスの駆動方法において、前記スイッチング素子を選択的に導通させる制御信号を信号制御装置から前記レジスタに与える走査ステップと、該走査開始後の所定時刻に該制御信号に基づいて該選択されたスイッチング素子を導通させるステップと、該制御信号に基づいて該走査開始後の所定時刻に、かつ次の走査の開始前に、該導通されたスイッチング素子各々を不導通にするステップと、を含むことを特徴とするアクティブELマトリックス駆動方法。

10 【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明はエレクトロルミネッセンスによる発光装置に関し、特にアクティブ型の薄膜エレクトロルミネッセントマトリックスおよびその駆動方法に関する。

【0002】

【従来技術】 エレクトロルミネッセンス素子はマンガンを添加した硫化亜鉛等の半導体材料に駆動電圧を印加すると発光することを利用する発光素子（以下、EL素子という）であるが、これは高い精度で一枚のガラス基板等の上に集積化できるので、多数の素子を面状に配列したものは文字表示パネルとして利用でき、一又一次的に配列して電子式印字装置の露光系として利用できる。これらの発光装置は薄型軽量に製造できて空間利用率が高いこと、又可搬型装置への組み込みが容易であること、にじみのない見易い表示が得られることなどの多くの利点を有するため、近年急速に研究が進められている。なかでも各EL素子にその発光の制御に必要なスイッチング素子、電源等を備えたものはアクティブ型と呼ばれ、外部の制御装置が複雑にならないですむことから開発、改良が進められている（"TFEL Ed

該EL素子を発光させる駆動信号のときは高電位であり、コンデンサ C_s が高レベルに充電され、その充電電圧がスイッチング素子 Q_0 のゲート電圧となる結果、スイッチング素子 Q_0 が導通し、その結果EL素子 C_{el} および駆動用AC電源（駆動電圧 V_a ）が直列閉回路を構成し、駆動電源によってEL素子 C_{el} 駆動されて発光する。信号が当該EL素子を駆動しないための信号であるときは低レベルであり、その信号がコンデンサ C_s に書き込まれたときは素子 Q_0 がオフ状態となるため、EL素子の駆動は停止される。従って各1ビット回路のデータ保持コンデンサに順次に所望のデータを書き込む走査により、一走査時間を時間的一フレームとしてELマトリックスの所望の発光状態が得られる。各発光ユニットには回路構成の簡単のため、通常共通の駆動電圧が印加されている。

50 【0004】 この1ビット回路を多数含むアクティブE

Lマトリックスは駆動の便宜上mブロック (mは整数) に分割し、各ブロックはn個 (nは整数) の1ビット回路を含む電氣的n×mマトリックスに構成することができる (図3)。図5はこの場合のデータの書き込み方法を表わすもので、1走査時間Ts (すべての1ビット回路を一回走査するに必要な時間) かけてブロックごとにストロブ信号STROBE 1ないしSTROBE mのもとでn個の1ビット回路に駆動 (発光) /非駆動 (非発光) の信号が書き込まれ、マトリックス全体の発光状態が制御される。信号STROBE により発光データの書き込みがされた1ビット回路はデータ書き込み以後の当該走査期間中は駆動電源により駆動される。従って、この場合各1ビット回路の駆動期間Tdは走査期間Tsと同じでなければならない。すなわち一走査期間において駆動状態にあったEL素子が次の走査期間で非駆動状態に変化したとするとこのEL素子は非発光期間移行後に発光量を減衰して行く (図7)。

【0005】

【発明が解決しようとする課題】従来の駆動方法はこのように発光のための走査期間経過後に減衰を待つので、発光のための走査期間 (以下、発光走査期間という) と発光の減衰を待つ走査期間 (以下、非発光走査期間という) との組み合わせが発光/非発光制御の実質的な周期である。EL素子は通常約1ms程度の減衰時間を有する。それゆえ1走査期間がこの減衰時間よりも十分長くてよい場合は問題はないが、発光、非発光の両走査期間とも同じであるから、制御の実質的周期は2走査期間分の長さとなり、少なくとも約2msの程度となる。これが走査の高速化を妨げている。ELマトリックスを電子式印字装置の露光系に用いる場合、印字の高速化は極めて重要であるから、このような従来の駆動方法、装置は重大な問題を含んでいる。

【0006】そこで本発明はELマトリックスにおけるこの問題を解決することにより、EL装置の高速駆動方法と高速ELマトリックスを与えることを課題とする。

【0007】

【課題を解決するための手段】そのための手段として、本発明はアクティブ薄膜ELマトリックスの各EL素子を発光させる駆動と駆動停止後の発光減衰とを一走査期間内で行なわせる。

【0008】さらにこの手段を特定すると、各1ビット回路へのデータの書き込み、発光時期の撰択、およびEL素子駆動電源の作動時の適切な選択により、一走査期間内で発光から発光停止までの動作を実質的に完了させる。すなわち一走査期間を実際の駆動周期とする。

【0009】

【作用】本発明の上記手段によれば、従来のように発光のための走査期間と別に発光減衰を待つ走査期間を設ける必要がなくなり、発光と減衰とが一走査期間内でなされるから、ELマトリックスの駆動速度を高めることが

できる。

【0010】

【実施例】本発明の第一実施例になるELマトリックスおよび駆動方法を説明する。図2 (A) は本発明の第一実施例になる1ビット基本回路の構成を示す。この図に示すように、この1ビット基本回路は一般に信号制御装置の制御の下に交流駆動電源SからスイッチSwを介して電力が印加されるEL素子C_{EL}とスイッチング素子Q_oからなる直列回路を含んでいる。スイッチング素子Q_oは一般に薄膜トランジスタ (以下、TFTと言う) であり、そのゲートGはレジスタに接続される。このレジスタは図2 (A) の例では、当該EL素子の発光/非発光を指定するデータ信号DATA を保持するためのコンデンサCs1と、コンデンサCs1にこのデータを書き込むためのスイッチング素子Q_wと、前記データ信号を保持するための第2のコンデンサCs2と、コンデンサCs2にこのデータ信号を書き込み、又は消去するためのラッチ素子Q_Lとを含む。スイッチング素子Q_w、ラッチ素子Q_LもTFTである。

【0011】データ線はスイッチング素子Q_wの入力端に接続され、その出力端とグランドとの間に第一のデータ書き込み・保持用コンデンサCs1が接続される。スイッチング素子Q_wのゲートは外部の信号制御装置のストロブ信号線に接続される。

【0012】スイッチング素子Q_wの出力端はさらにラッチ素子Q_Lの入力端に接続され、ラッチ素子Q_Lの出力端はスイッチング素子Q_oのゲートGに接続される。ラッチ素子Q_Lの出力端とグランドとの間に第二のデータ保持用コンデンサCs2が接続される。

【0013】これらのスイッチング素子Q_w、ラッチ素子Q_L、および駆動電源Sはデータ信号DATAおよびストロブ信号と所望のタイミングで作動するように外部の信号制御装置で制御される。

【0014】ELマトリックスはこの図2 (A) の1ビット回路を単位とする多数のEL素子を含むので、駆動の便宜上n個の1ビット回路を含むブロックm個 (mは整数) に分割し、図4 (A) に示すように各ブロックにn個のデータDATA 1-DATAN (nは整数) が書き込めるようにし、n×mの電氣的マトリックスに構成する。mブロックを同時に駆動する場合は、すべてのブロックのすべてのEL素子のラッチ素子のラッチ信号を共通にする。電子式印字装置のイメージバー等として使用する場合は同様のブロック構成で足りる。

【0015】図4 (B) は本発明の第二実施例になるELマトリックスで、図2 (B) はその1ビット回路の構成を示す。この実施例は図1に示す従来例の1ビット回路にさらに、データ書き込み・保持用コンデンサCsに保持されたEL駆動データを放電するためのリセット素子Q_rをコンデンサCsと並列に接続したものである。リセットスイッチQ_rもTFTで構成でき、その電流通

過電極がデータ保持用コンデンサCsと並列に接続される。又そのゲートは信号制御装置に接続される。この構成は第一実施例と較べてラッチQ_iが不要なことから、その分構造上簡単である。

【0016】図6(A)を参照して上記の本発明の第一実施例のELマトリックスの作動を説明する。各ブロックがただ1個の1ビット回路を含む場合は一次元マトリックスとなるが、この場合も全く原理が同じであることに注目されたい。

【0017】任意の一走査期間Tsにおいて信号制御装置から送られたストロブ信号STROBE 1-mにより各ブロック毎にデータ書き込み用のスイッチング素子Q_wが導通され、各データ保持用コンデンサCs 1にデータが書き込まれて行く。書き込みが終わるとTFTQ_wはオフにされ、データはこのコンデンサCs 1に保持される。書き込まれたデータは信号制御装置からのラッチ信号LATCHにより各ラッチ素子Q_iが導通するまでコンデンサCs 1に保持され、各スイッチング素子Q_oのゲートには出力されない。

【0018】上記のデータ書き込みがすべてのブロックについて終了すると(図6(A)の時間Tw経過時)すべてのラッチ素子が信号制御装置から送られた共通のラッチ信号LATCHによりラッチ素子Q_iが導通され、第一のデータ保持コンデンサCs 1に保持されていたEL素子駆動データ(高電位の信号)が第二のデータ保持コンデンサCs 2に出力され、このコンデンサCs 2が充電される形でEL素子駆動データがコンデンサCs 2に保持される。この充電電圧によりスイッチング素子Q_oがオン状態になり、このときEL素子は印加されている交流電圧Vaにより駆動されて発光する。

【0019】また当該EL素子を駆動させないデータ信号(低電位信号)がデータ線に与えられたときは、スイッチング素子Q_wとラッチ素子Q_iの導通により、それまでコンデンサCs 2に蓄積されていた電荷が放電されて、スイッチング素子Q_oをオフ状態にし、EL素子の駆動が停止される。この実施例ではすべての1ビット素子が共通のラッチ信号に接続されており、すべてのEL素子が同時に駆動停止されるようになっている。

【0020】ラッチ信号が与えられてから時間Tdが経過すると駆動停止信号がすべての1ビット回路に与えられる。この場合時間(Tw+Td)は走査時間Tsより小さい。従って発光させる駆動信号を受けたEL素子もその走査期間内に発光を停止される。その後、次の走査が開始されるまでの時間Trは駆動停止され、また、Cs 1およびCs 2の放電がなされる(図6(A))。

【0021】尚、ラッチQ_iによりいずれのEL素子も同時に駆動され同時に駆動停止されるので、印加電圧Vaはこの駆動期間中のみ作動させるようにしてもよい。

【0022】一般にデータの書き込みは非常に短時間に実行できるから、このように三種の作動を適当に同期さ

せることによって同一一走査期間内に発光データの書き込み、発光駆動、および発光駆動の停止まですべてを行なうことができる。この点、本ELマトリックス駆動方法は図5の従来の駆動方法と非常に相異なる。

【0023】本発明の第二実施例になる図2(B)の1ビット回路からなるELマトリックスは以下のように作動する。図6(B)は図2(B)の駆動方法に用いるタイミングを示す。駆動データ書き込みのときはリセットスイッチをオフ状態にしておくことにより、従来例と同様にデータの書き込みが行なわれる。EL素子が発光されたときはその一定時間後にリセット信号RSTによりリセットスイッチング素子Q_rを導通させてスイッチング素子Q_oをオフ状態にする。これによりEL素子の駆動が停止される。ただし、このリセットは発光駆動開始後、一走査時間よりも短い時間Tdに行なわれる(図6(B)のTd1、Td2等)。これらのEL素子は必ずしもすべて同時に発光させる必要はなく、一定の順序で順次発光させればよい。従って時間Td後の駆動停止リセット信号として、他のEL1ビット回路にデータを書き込む信号STROBE 1を充てることができる。

【0024】この駆動方法ではEL駆動電源Sは走査期間中、常に印加されている点が第一実施例と異なる。ただし、各EL素子の発光条件を一樣にするため、駆動電源の位相とストロブ信号の位相の差を一定に保つことが望ましい。この駆動期間Tdは一走査時間Tsよりも短いので、各EL素子の駆動期間は当該走査時間の一部にわたってのみ行なわれ、駆動停止された後は当該走査期間の終了時までの期間Tr=Ts-Td、駆動停止のまま減衰発光を行なう。従ってこのときの発光強度分布曲線は図5に示すようにコンデンサの充電-放電曲線と類似の曲線となる。

【0025】尚、図6(A)に示したようにラッチ信号による発光の前に駆動電源をとめた状態でデータ書き込みを行なう期間Twがある場合、発光開始は各走査期間開始からTw後であるが、書き込み時間は非常に短いので、図8ではこれを無視してある。

【0026】以上述べたように、各EL素子の駆動と駆動の停止を一走査期間内に含めると、図8に示すように、駆動中の発光と駆動停止後の発光とが共にEL素子の発光を目的とする一走査時間(図7および図8の「発光区間」)内に存在する。発光区間で利用すべき光量Lonは、例えばELバーの場合、発光開始後の一走査時間Ts内の発光強度Iを時間ゼロから時間Tsまで積分した積分量である。これに続く発光を目的としない一走査期間(図8の「非走査区間」)Tsにおける発光強度Iの時間積分量Loffはこの場合不要のものである。従ってELマトリックスとしての有意義な信号比はLon/Loffであるから、Lonを許容限界内に保ちつつ駆動時間Tdを短縮し、かつ比Lon/Loffを大きくすることが要求される。ところで本発明の駆動方法

の場合、従来の駆動方法（図7）におけるLoffの主要部分を本駆動方法のLonに取り込んでいることに注目されたい。従って本駆動方法では駆動時間Tdを短縮することにより直ちに上記比Lon/Loffが自動的に大きく改善される。従って残る問題はLonを許容限界内に保ちつつ駆動時間Tdを短縮することだけである。そのためには選択したEL素子の発光特性Iに応じてパラメータTsおよびTdの適当な値を選択すればよい。駆動期間Td、走査期間Tsおよび比Lon/Loffの間の定性的な関係は図9に示してある。上記パラメータの選択は、選択したEL材料について図9のような特性図を求めておくことと容易に求められる。例えば、Lon/Loffの許容される範囲とTsの許容できる範囲とを指定すると、図9上に一定領域ができる。そこでこの領域を通過する特性曲線群の内から適当な曲線、すなわち適当なTd、を選択すれば良いことがわかる。

【0027】

【発明の効果】以上説明したように本発明は、レジスタでオン/オフ制御されるスイッチング素子を各マトリックス点として含むアクティブ薄膜ELマトリックスの駆動方法において、前記アクティブELマトリックスを走査して前記スイッチング素子を選択的に導通するデータ信号を前記レジスタに与えると共に前記走査開始時を基準にして、かつ該走査の終了前に、前記選択されたスイッチング素子各々を不導通にするようにしたので、同一走査期間内に発光データの書き込み、発光駆動、および発光駆動の停止まですべてを行なうことができる。その結果、従来例による駆動方法にない高い速度でELマトリックスの駆動ができる。

【0028】またこの駆動方法では一走査期間内の駆動時間とこれに続く駆動停止期間との比を選択することにより、有効発光信号比Lon/Loffを容易に選択できる。

【0029】また本発明は上記のアクティブ薄膜ELマトリックス駆動方法において、さらに前記走査の開始時および前記レジスタの作動時を基準として前記交流電源を作動させ又は作動停止させるようにできるので、各EL素子は同一位相の電圧で駆動でき、マトリックス全体の発光むらがない。

【0030】さらにまた上記アクティブELマトリックスの上記駆動方法を実現する手段として、該レジスタが、データ信号を保持する少なくとも一つのコンデンサと、該コンデンサに接続されて信号制御装置から受信した信号により該コンデンサに該データを書き込み、又は消去する少なくとも二つのスイッチング素子とを含む用

にしたので、容易に上記ELマトリックス駆動方法を実現することができる。

【0031】また、本発明では上記スイッチング素子を薄膜トランジスタとすることができるので、作動効率が高く、軽量小型で、EL素子密度の高いELマトリックスが実現できる。

【図面の簡単な説明】

【図1】従来例のELマトリックスの1ビット回路を示す図である。

10 【図2】（A）は本発明の第一実施例によるELマトリックスの1ビット回路である。（B）は第二実施例によるELマトリックスの1ビット回路である。

【図3】従来例のELマトリックスにおけるマトリックス構成図である。

【図4】本発明第一実施例および第二実施例のELマトリックスにおけるマトリックス構成図である。

【図5】従来例の信号タイミング図である。

【図6】本発明第一実施例および第二実施例の信号タイミング図である。

20 【図7】従来例のELマトリックスの発光強度分布を示す図である。


【図8】本発明によるELマトリックスの発光強度分布を示す図である。

【図9】本発明によるELマトリックスの有効発光信号比と走査時間との関係を示す図である。



【符号の説明】

C _{EL}	EL素子	S
	EL素子駆動電源	
Sw	EL素子駆動電源スイッチ	V _a
	EL素子駆動電源電圧	
Q _D	1ビット回路スイッチング素子	
Q _W	データ書き込みスイッチング素子	Q _L
	ラッチ素子	
C _{s1}	第一のデータ保持用コンデンサ	
C _{s2}	第二のデータ保持用コンデンサ	DATA
	データ信号	
STROBE	ストロブ信号	LATCH
	ラッチ信号	
RST	リセット信号	T _s
	走査時間	
T _d	駆動時間	T _w デー
	タ書き込み時間	
T _r	非駆動時間	L _{on} 駆
	動時発光量	
L _{off}	非駆動時発光量	


【図1】




【図2】





【図3】




【図4】




【図7】




【図5】




【図8】



【図9】



【図6】



THIS PAGE BLANK (USPTO)